DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat (c) 2004 EPO. All rts. reserv.

10838374

Basic Patent (No, Kind, Date): JP 4302147 A2 921026 < No. of Patents: 001>

TFT AND MANUFACTURE THEREOF (English)
Patent Assignee: MATSUSHITA ELECTRIC IND CO LTD
Author (Inventor): MATSUMOTO MICHICHI; ITO YUTAKA

IPC: \*H01L-021/336; H01L-029/784; H01L-021/205

CA Abstract No: 118(22)223923J Derwent WPI Acc No: C 92-403972 JAPIO Reference No: 170125E000126 Language of Document: Japanese

Patent Family:

Patent No Kind Date Applic No Kind Date

JP 4302147 A2 921026 JP 9166362 A 910329 (BASIC)

Priority Data (No,Kind,Date): JP 9166362 A 910329

DIALOG(R)File 347:JAPIO

(c) 2004 JPO & JAPIO. All rts. reserv.

03937047 \*\*Image available\*\*

TFT AND MANUFACTURE THEREOF

**04-302147** [JP 4302147 A] PUB. NO.:

October 26, 1992 (19921026) PUBLISHED:

INVENTOR(s): MATSUMOTO MICHICHI

ITO YUTAKA

APPLICANT(s): MATSUSHITA ELECTRIC IND CO LTD [000582] (A Japanese Company

or Corporation), JP (Japan)

APPL. NO.:

03-066362 [JP 9166362]

FILED:

March 29, 1991 (19910329)

**INTL CLASS:** 

[5] H01L-021/336; H01L-029/784; H01L-021/205

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

**JOURNAL**:

Section: E, Section No. 1332, Vol. 17, No. 125, Pg. 126,

March 16, 1993 (19930316)

## **ABSTRACT**

PURPOSE: To avoid the pollution by boron contained in the room air during the process of a TFT transistor formation, the pollution being a cause of unstable electric characteristics such as threshold voltage.

CONSTITUTION: An oxide film 9 of a first insulating film is deposited on a quartz substrate by a CVD device and then successively, polySi 2 as a silicon semiconductor film and another oxide film 4 to be a gate oxide film of a second insulating film are also deposited using the same pressure-reduced CVD device. At this time, boron does not adsorb on the interfaces between the oxide film 9 and the polySi 2 and between the polySi and the oxide film 4 by thus successively depositing the oxide film 9, the polySi 2 and the other oxide film 4. Next, after the formation of an element region as a TFT, ion species 3 (e.g. boron) for controlling the threshold value voltage are implanted through the intermediary of the oxide film 4. Later, after the patterning step, another element region is formed. Finally, after the deposition of n+polySi 5 for a gate electrode, the gate electrode and a gate oxide film are formed by etching step.

## (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

# (11)特許出顧公開番号

# 特開平4-302147

(43)公開日 平成4年(1992)10月26日

## 10 1 L 21/336 29/784 21/205 7739-4M 9056-4M ## 10 1 L 29/78 3 1 1 Y  審査請求 未請求 請求項の数 2 (全 4 頁  21) 出願番号 特願平3-66362 (71) 出願人 00005821 松下電器産業株式会社 大阪府門真市大字門真1006番地 松下電器産業株式会社内 (72) 発明者 伊藤 豊 大阪府門真市大字門真1006番地 松下電器産業株式会社内 (74)代理人 弁理士 小鍜治 明 (外 2 名)	(51) Int.Cl.*		識別配号	庁内整理番号	F I				技行	<b>所表示箇</b> 所
21/205   7739-4M   9056-4M   H 0 1 L 29/78   3 1 1 Y   審査請求 未請求 請求項の数 2 (全 4 頁   21) 出顧番号   特願平3-66362   (71) 出願人 000005821   松下電器産業株式会社 大阪府門真市大字門真1006番地   大阪府門真市大字門真1006番地   松下電器産業株式会社内 (72)発明者   松元 道一 大阪府門真市大字門真1006番地   松下電器産業株式会社内 (72)発明者 伊藤 豊 大阪府門真市大字門真1006番地   松下電器産業株式会社内   (72)発明者   伊藤 豊 大阪府門真市大字門真1006番地   松下電器産業株式会社内   (72)発明者   伊藤 豊 大阪府門真市大字門真1006番地   松下電器産業株式会社内   (73)発明者   伊藤 豊 大阪府門真市大字門真1006番地   松下電器産業株式会社内										
9056-4M   H 0 1 L 29/78   3 1 1 Y   審査請求 未請求 請求項の数 2 (全 4 頁 21)出願番号   特願平3-66362   (71)出願人 000005821   松下電器産業株式会社   大阪府門真市大字門真1006番地 (72)発明者 松元 道一   大阪府門真市大字門真1006番地 松下電器産業株式会社内 (72)発明者 伊藤 豊   大阪府門真市大字門真1006番地 松下電器産業株式会社内	4			7739-4M					•	
21) 出顧番号 特顧平3-66362 (71) 出顧人 000005821 松下電器産業株式会社 大阪府門真市大字門真1006番地 (72) 発明者 松元 道一 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72) 発明者 伊藤 豊 大阪府門真市大字門真1006番地 松下電器 産業株式会社内					HOIL	29/ 78		3 1 1	Y	
松下電器産業株式会社 大阪府門真市大字門真1006番地 (72)発明者 松元 道一 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 伊藤 豊 大阪府門真市大字門真1006番地 松下電器 産業株式会社内					:	審查請求	未請求	請求	項の数2(	全 4 頁
22)出顧日 平成3年(1991)3月29日 大阪府門真市大字門真1006番地 (72)発明者 松元 道一 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 伊藤 豊 大阪府門真市大字門真1006番地 松下電器 産業株式会社内	(21)出顧番号	+	特顧平3-66362		(71)出顧人	0000058	21	· · · · · · · · · · · · · · · · · · ·		
(72)発明者 松元 道一 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 伊藤 豊 大阪府門真市大字門真1006番地 松下電器 産業株式会社内						松下電器	8産業株	式会社		
大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 伊藤 豊 大阪府門真市大字門真1006番地 松下電器 産業株式会社内	(22) 出顧日		平成3年(1991)3	1	大阪府門	『真市大	字門真	1006番地		
産業株式会社内 (72)発明者 伊藤 豊 大阪府門真市大字門真1006番地 松下電器 産業株式会社内					(72)発明者	松元 遠	<u>r</u>			
大阪府門真市大字門真1006番地 松下電器 産業株式会社内					·			字門 亥	1006番地	松下電器
大阪府門真市大字門真1006番地 松下電器 産業株式会社内			•		(72)発明者	伊藤 1	Ł			
		•		,		大阪府門	<b>写真市大</b>	<b>字門真</b>	1006番地	松下電器
(74)代理人 开理工 小穀間 明 (外2名)					(0.4) (0.791.1			<b></b>	/H 0 60	
			•		(74)代理人	开埋土	小鍜冶	明	(外2名)	
			•							
				•	}					

# (54) 【発明の名称】 TFTとその製造方法

(57)【要約】

(修正有)

【目的】 TFTトランジスタを形成するプロセスにおいて、しきい値電圧等の電気特性を不安定にする大気中からのポロン所染を防止する。

【構成】 石英基板1上に第1の絶縁膜となる酸化膜9をCVDにより堆積し、連続してシリコン半導体膜であるPolySi2と第2の絶縁膜となるゲート酸化膜用の酸化膜4を同一の減圧CVD装置を用いて堆積する。このように酸化膜9、PolySi2、酸化膜4を連続して堆積することにより、酸化膜9とPolySi2の界面及び、PolySi2と酸化膜4の界面には、ポロンは吸着しない。次に、TFTとしての素子領域を形成した後、しきい値電圧制御用のイオン注入種3 (例えばポロン)を酸化膜4を介して注入する。その後パターンニングを行い、素子領域を形成する。ゲート電極用のn+PolySi5を堆積した後、エッチングによりゲート電極およびゲート酸化膜を形成する。

l 石头玉果 Z Polysi

しきい 優 常 恵 別 郷 京 イカン 連入器

**种化果** 

5 m. bold 8

4 ソース・ドレインガイオン洋人種

7 多用花苹果

1

#### 【特許請求の範囲】

【請求項1】基板上に形成された第1の絶縁膜と、この 第1の絶縁膜上にソース・ドレインが形成されるパルク となるシリコン半導体膜と、このシリコン半導体膜上に 形成されたゲート絶縁膜となる第2の絶縁膜と、この第 2の絶縁膜上に形成されたゲート電極とを具備し、前記 シリコン半導体膜および第1,第2の絶縁膜は同一の膜 形成装置を用いて、連続して堆積されたことを特徴とす

【請求項2】基板上に形成された第1の絶縁膜と、この 10 第1の絶縁膜上にソース・ドレインが形成されるパルク となるシリコン半導体膜と、このシリコン半導体膜上に 形成されたゲート絶縁膜となる第2の絶縁膜と、この第 2の絶縁膜上に形成されたゲート電極とを具備したTF Tにおいて、前記シリコン半導体膜および第1.第2の 絶縁膜は同一の膜形成装置を用いて、連続して堆積され たことを特徴とするTFTの製造方法。

## 【発明の詳細な説明】

## [0001]

【産業上の利用分野】本発明は、TFT(薄膜トランジ 20 スタ)とその製造方法に係わり、特にTFTに使用され ている半導体薄膜及び、絶縁膜の製造方法に関するもの である.

#### [0002]

【従来の技術】従来のTFT(薄膜トランジスタ)の一 例を図3に示す。通常、PolySiを使用したTFT を製造する場合、図3 (a)では、石英基板1上にPo 1ySi2を堆積し、(b)のごとく素子領域を形成す る。その後、(c) に示すようにトランジスタのしきい 値電圧制御用の不純物 3 をイオン注入法により注入す る。

【0003】次に(d) では、CVD法による酸化膜を 堆積するか、PolySiを熱酸化することにより、酸 化膜4を形成する。その後、ゲート電極としてのn+P olySi5を堆積する。次に(e)に示すように、酸 化膜4およびPolySI5のパターンニングを行いゲ ート酸化膜およびゲート電極を形成する。その後ソー ス、ドレインのイオン注入を行なった後、(f)の如く 層間絶縁膜7を堆積する。層間絶縁膜7にコンタクトを 開孔した後、(g)のようにA1配線8を形成して、T 40 FTを形成していた。

# [0004]

【発明が解決しようとする課題】上記のような従来のT FTの形成方法では、図3(a)のPolySi堆積 時、あるいは(d)のゲート酸化膜形成時のプロセスの 間に、素子を形成している基板は、PolySl堆積用 の減圧CVD炉から出す必要があるため大気中に触れる ことになる。一般的に、上記素子は、パーティクルが非 常に少ないクリーンルームで製造されるが、クリーンル ームの大気中には、ポロン(B)が存在している。ポロ 50 に別けてPolySiを堆積すると、ポロンは、吸着し

ンは、半導体プロセスで多用されている、フッ酸(H F)蒸気と、クリーンルーム中のガラスが反応すること から発生していると考えられる。したがって、ノンドー プのPolySiを形成しようとしても、PolySi 膜と石英基板の界面、あるいは、PolySi膜の最表 面にポロンが吸着することになる。したがって、Pol ySi形成後の熱処理等により、ポロンは、PolyS i中に拡散し、TFTのしきい値電圧を不安定にする。

【0005】本発明は、上述の課題に鑑み、TFTトラ ンジスタを形成するプロセスにおいて、しきい値電圧等 の電気特性を不安定にする大気中からのポロン汚染を防 止するTFTとその製造方法を提供することを目的とす る。

#### [0006]

【課題を解決するための手段】本発明のTFTは、基板 上に形成された第1の絶縁膜と、この第1の絶縁膜上に ソース・ドレインが形成されるパルクとなるシリコン半 導体膜と、このシリコン半導体膜上に形成されたゲート 絶縁膜となる第2の絶縁膜と、この第2の絶縁膜上に形 成されたゲート電極とを具備し、前記シリコン半導体膜 および第1,第2の絶縁膜は同一の膜形成装置を用い て、連続して堆積されたことを特徴とする。 TFTの製造方法は、基板上に形成された第1の絶縁膜 と、この第1の絶縁膜上にソース・ドレインが形成され るパルクとなるシリコン半導体膜と、このシリコン半導 体膜上に形成されたゲート絶縁膜となる第2の絶縁膜 と、この第2の絶縁膜上に形成されたゲート電極とを具 備したTFTにおいて、前記シリコン半導体膜および第 1,第2の絶縁膜は同一の膜形成装置を用いて、連続し て堆積されたことを特徴とする。

#### [0007]

【作用】本発明は、シリコン半導体膜と絶縁膜を同一の CVD装置を用いて、連続して堆積することにより、シ リコン半導体膜と第1,第2の絶縁膜の界面に不純物と してのポロンの吸着を防ぐことができ、TFTのしきい 値電圧を正確に制御できるようになる。

## [0008]

【実施例】図1は、本発明の一実施例におけるPoly S1堆積後のポロンのSIMS分析結果である。図1 (a) は、洗浄を行った後、PolySIを堆積し、そ の後、ウエハーを大気中に開放し、再度PolySiを 堆積した例であり、図1 (b) は、洗浄を行った後、P olySiを堆積し、その後、ウエハーを大気中に開放 しないで同一のCVD装置を用いてPolySiを堆積 した例である。

【0009】図1からわかるように、PolySiを堆 積した後、1度ウエハーを大気中に開放すると、ポロン がPolySi最表面に吸着することがわかる。しかし ながら、同一の減圧CVD炉で、大気中に開放せず2回 ないことがわかる。

【0010】図2は、同実施例におけるTFTの製造方法を示す工程断面図である。以下に、図2を用いて、TFTの製造方法について説明する。

【0011】図2(a)では、石英基板1上に第1の絶録膜となる酸化膜9をCVDにより堆積し、連続してシリコン半導体膜であるPolySi2と第2の絶縁膜となるゲート酸化膜用の酸化膜4を同一の減圧CVD装置を用いて堆積する。このように酸化膜9、PolySi2、酸化膜4を連続して堆積することにより、酸化膜9とPolySi2の界面及び、PolySi2と酸化膜4の界面には、ポロンは吸着しない。したがって、不純物としてのポロンの吸着無しに、純粋なPolySi2を形成できる。

【0012】次に、(b)に示すようにTFTとしての素子領域を形成した後、しきい値電圧制御用のイオン注入種3(例えばボロン)を酸化膜4を介して注入する。その後パターンニングを行い、素子領域を形成する。

【0013】そして、(c)に示すようにゲート電極用のn+PolySi5を堆積した後、n+PolySi5および酸化膜4をエッチングによりゲート電極およびゲート酸化膜を形成する。(d)に示すようにPolySi2にゲート電極をマスクとしてソース、ドレイン用イオン注入種6(例えば砒素)を注入する。

【0014】最後に、(e)に示すように層間絶縁膜7を堆積し、コンタクトホールを開孔した後、A1配線8を形成してTFTを作製する。

【0015】以上のように本実施例によれば、シリコン 半導体膜と絶縁膜を同一のCVD装置を用いて、連続し て堆積することにより、大気中からのポロン汚染無し。30 に、安定なTFTを製造できる。

【0016】なお本実施例では、酸化膜9、PolyS

12、酸化膜4を連続して堆積したが、PolySl膜2を挟む膜としてはシリコン室化膜等の絶縁膜であればよく、PolySl膜の代わりにアモルファスシリコン等のシリコン半導体膜を用いてもよい。

【0017】また、本実施例では同一のCVD装置を用いて連続して堆積したが、スパッター装置、プラズマCVD装置等の膜形成装置であれば、本実施例と同等の効果を有する。

TO 0 1 81

10 【発明の効果】以上説明したように、本発明によれば、シリコン半導体膜と絶縁 膜を同一のCVD装置を用いて、連続して堆積することにより、TFT内の、シリコン半導体膜のポロン汚染を防ぐことができる。したがって、TFT等の素子に広く応用できその実用的効果は非常に大きい。

## 【図面の簡単な説明】

【図1】本発明の一実施例におけるSIMS分析結果を示す特性図である。

【図2】同実施例におけるTFTの製造方法を示す工程 20 断面図である。

【図3】従来例のTFTの製造方法を示す工程断面図である。

#### 【符号の説明】

- 1 石英基板
- 2 PolySi
- 3 しきい値電圧制御用イオン注入種
- 4 酸化膜
- 5 n+PolySi
- 6 ソース、ドレイン用イオン注入種
- 30 7 層間絶縁膜
  - 8. A 1 配線
  - 9 CVD酸化膜

(4)

【図1】

【図2】

【図3】

